

# 超高速光バスを有するモンテカルロ解析専用並列処理システムの試作

著者	小柳 光正
URL	<a href="http://hdl.handle.net/10097/41436">http://hdl.handle.net/10097/41436</a>

# 超高速光バスを有するモンテカルロ解析

## 専用並列処理システムの試作

( 課題番号 06555103 )

平成6年度～平成7年度科学研究費補助金＜試験研究B＞研究成果報告書

平成10年度6月

研究代表者 小 柳 光 正

(東北大学大学院 工学研究科 教授)

平成6年度～平成7年度科学研究費補助金 <試験研究(B)(1)>

## 超高速光バスを有するモンテカルロ解析 専用並列処理システムの試作

### 1. 研究組織

研究代表者：小柳光正	東北大学大学院 工学研究科	教授
研究分担者：相原玲二	広島大学 情報処理センター	助教授
宮川宣明	富士ゼロックス(株) 技術開発センター	技術主幹
塚本顕彦	三菱重工業(株) 技術本部 広島研究所	次長

### 2. 研究経費

平成6年度	5,800千円
平成7年度	4,100千円
計	9,900千円

### 3. 研究発表

### 4. 研究成果

謝辞

東北大学図書



00010177744

附属図書館

### 3. 研究発表

#### 学会論文誌 (Regular Paper, Letter)

Authors	Title	Journal	Vol., [No] pp., Date
M.Koyanagi K.Miyake H.Kurotaki S.Yokoyama Y.Horiike M.Hirose	Fundamental Characteristics of Optically Coupled Three-Dimensional Common Memory	OPTOELECTRO NICS-Devices and Technologies,	9 pp.119-130 1994
K.Miyake T.Namba K.Hashimoto H.Sakaue S.Miyazaki Y.Horiike S.Yokoyama M.Koyanagi M.Hirose	Fabrication and Evaluation of Three- Dimensional Optically Coupled Common Memory	Jpn.J.Appl. Phys.	Vol.34 pp.1246-1248 Part 1, No.2B February 1995
K-H.Yu Y.Kudoh T.Matsumoto S.Pidin M.Koyanagi	Development of Real- Time Microvision System Based on Three-Dimensional LSI Technology	Journal of Intelligent Material Systems and Structures	7(3) pp.342-345 1996
T.Matsumoto Y.Noguchi Y.Kudoh M.Koyanagi	Polyimide Optical Waveguide with Multi-Fan-Out for Multi-Chip Module Application	Jpn.J.Appl. Phys.	Vol.36, pp.1903-1906 Part 1, No.3B, March 1997
T.Matsumoto M.Satoh K.Sakuma H.Kurino N.Miyakawa H.Itani M.Koyanagi	New Three-Dimensional Wafer Bonding Technology Using the Adhesive Injection Method	Jpn.J.Appl. Phys.	Vol.37 pp.1217-1221 Part 1, No.3B, March 1998

Authors	Title	Journal	Vol., [No] pp., Date
T.Nagata T.Namba K.Miyake T.Doi T.Miyamoto Y.Kuroda S.Yokoyama S.Miyazaki M.Koyanagi M.Hirose	Single Chip Integration of LED, Waveguide and Micromirrors	Extended Abstracts of the 1994 International Conference on Solid State Devices and Materials, Yokohama	S-I-7-4 pp.90-92 1994
K.Miyake T.Namba K.Hashimoto H.Sakaue S.Miyazaki Y.Horiike S.Yokoyama M.Koyanagi M.Hirose	Fabrication and Evaluation of Three- Dimensional Optically- Coupled Common Memory	Extended Abstracts of the 1994 International Conference on Solid State Devices and Materials, Yokohama	LD-3 pp.965-966 1994
M.Koyanagi K.Miyake S.Yokoyama M.Hirose T.Ae Y.Horiike	Test chip fabrication of 3D optically coupled common memory for parallel processing system	Proc. SPIE Int.Symp. on Optoelectronic, Microelectronic and Laser Technologies, 2400	SPIE Vol.2400 pp.8-15 1995
S.Yokoyama T.Nagata T.Namba Y.Kuroda T.Doi K.Miyake S.Miyazaki A.Iwata T.Ae M.Koyanagi M.Hirose	Optical interconnection on silicon LSI chips	Proc. SPIE Int.Symp. on Optoelectronic, Microelectronic and Laser Technologies, 2400	SPIE Vol.2400 pp.89-93 1995
M.Koyanagi T.Shimatani T.Matsumoto K.-H.Yu Y.Yoshida R.Aibara	New parallel processor system with optical interconnection specific for Monte Carlo analysis	Proc.SPIE Int.Symp. on Optoelectronic, Microelectronic and Laser Technologies, 2400	SPIE Vol.2400 pp.186-191 1995

Authors	Title	Journal	Vol., [No] pp., Date
T.Shimatani M.Koyanagi	New Monte Carlo Simulation for Polycrystalline Silicon Thin-Film Transistor	Proc.of international Electron Devices meeting 1995 Wasington.DC	IEDM95 pp.297-300
T.Shimatani M.Koyanagi	New Approach for Polycrystalline Silicon Thin-Film Transistor Simulation Based on Monte Carlo Method	Dig.Tech.1995 Int. Workshop on Active-Matrix Liquid-Crystal Displays,9, 1995	A4-2 pp.47-50 1995
T.Shimatani M.Koyanagi	Investigation of Non-Equilibrium Carrier Transport in Sub-0.1 $\mu$ m MOSFET's Based on Monte Carlo Analysis	Extended Abstracts of the 1995 International Conference on Solid State Devices and Materials, Osaka	PC-4-1 pp.330-332 1995
T.Matsumoto Y.Kudoh T.Yonezawa M.Koyanagi	Polyimide Waveguide as Optical Interconnection for multi-Chip Module Application	Extended Abstracts of the 1995 International Conference on Solid State Devices and Materials, Osaka	PD-L1-L4 pp.1037-1038 1995
T.Matsumoto Y.Kudoh M.Tahara K.-H.Yu N.Miyakawa H.Itani T.Ichikizaki A.Fujiwara H.Tsukamoto M.Koyanagi	Three-Diensional Integration Technology Based on Wafer Bonding Technique Using Micro-Bumps	Extended Abstracts of the 1995 International Conference on Solid State Devices and Materials, Osaka	LB-L6 pp.1073-1074 1995
T.Shimatani S.Pidin M.Koyanagi	New Electrically-Thinned Intrinsic-Channel SOI MOSFET with 0.01 $\mu$ m Channel Length	Extended Abstracts of the 1996 International Conference on Solid State Devices and Materials, Yokohama	Sympo.I-13 pp.494-496 1996

Authors	Title	Journal	Vol., [No] pp., Date
Y.Noguchi T.Matsumoto Y.Kudoh M.Koyanagi	Polyimide Optical Waveguide with Multi-Fan-Out for Multi-Chip Module Application	Extended Abstracts of the 1996 International Conference on Solid State Devices and Materials, Yokohama	D-4-4 pp.646-648 1996
K.Hirano S.Kawahito T.Matsumoto Y.Kudoh S.Pidin N.Miyakawa H.Itani T.Ichikizaki H.Tsukamoto M.Koyanagi	A New Three-Dimensional Multiport Memory for Shared Memory In High Performance Parallel Processor System	Extended Abstracts of the 1996 International Conference on Solid State Devices and Materials, Yokohama	D-6-2 pp.824-826 1996
T.Shimatani S.Pidin H.Kurino M.Koyanagi	Device Characteristic Variation in 0.01 $\mu$ m MOSFET Evaluated by Three-Dimensional Monte Carlo Simulation	Silicon Nanoelectronics Workshop	pp.16-17 1997
T.Matsumoto M.Satoh K.Sakuma H.Kurino N.Miyakawa H.Itani M.Koyanagi	New Three-Dimensional Wafer Bonding Technology Using Adhesive Injection Method	Extended Abstracts of the 1997 International Conference on Solid State Devices and Materials, Hamamatsu	A-14-3 pp.460-461 1997
H.Kurino T.Matsumoto K.-H. Yu N.Miyakawa H.Itani H.Tsukamoto M.Koyanagi	Three-Dimensional Integration Technology for Real Time Micro-Vision System	Proc.of the Intern. Conf.on Innovative Systems in Silicon	pp.203-212 1997



Authors	Title	Journal	Vol., [No] pp., Date
M.Koyanagi H.Kurino T.Matsumoto K.Sakuma K.W.Lee N.Miyakawa H.Itani H.Tsukamoto	New Three Dimensional Integration Technology for Future System- on-Silicon LSIs	IEEE International Workshop on Chip- Package Codesign CPD 1998	pp.96-103 March 1998
M.Koyanagi T.Matsumoto T.Shimatani K.Hirano H.Kurino R.Aibara Y.Kuwana N.Kuroishi T.Kawata N.Miyakawa	Multi-Chip Module with Optical Interconnection for Parallel Processor System	Proc.of the 1998 IEEE International Solid-State Circuits Conference, 29	1998
T.Matsumoto Y.Kuwana A.Hirose H.Kurino M.Koyanagi	Polyimide Optical Waveguide with Multi-Fan-Out for Multichip Module System	Proc.SPIE Int.Symp. on Optoelectronic, Microelectronic and Laser Technologies, 3288	SPIE Vol.3288 pp.186-191 1998



Authors	Title	Journal	Vol., [No] pp., Date
島谷民夫 小柳光正	モンテカルロ法を用いた poly-Si TFT のキャリア 伝導機構の解析	応用物理学会	27a-G-7 1996 春
川人哲 工藤義治 松本拓治 田原宗弘 小柳光正 宮川宣明 猪谷彦太郎 市来崎哲雄 塚本頼彦	3次元集積化技術と マイクロ視覚情報処理 システム	応用物理学会	28a-Q-5 1996 春
福田和博 工藤義治 松本拓治 栗野浩之 小柳光正 宮川宣明 猪谷彦太郎 市来崎哲雄 塚本頼彦	An/In マイクロバンプを 用いた三次元積層化 技術	応用物理学会	28a-PB-29 1997 春
島谷民夫 S.Pidin 栗野浩之 小柳光正	0.01 $\mu$ m SOI MOSFET の 三次元モンテカルロ シミュレーション	応用物理学会	29a-B-4 1997 春
桑名保宏 松本拓治 栗野浩之 小柳光正	ポリイミド光導波路を 有するマルチチップ・ モジュールの試作	応用物理学会	3a-ZB-5 1997 秋
松本拓治 佐藤昌和 佐久間克幸 宮川宣明 猪谷彦太郎 栗野浩之 小柳光正	接着剤注入法を用いた 新しい3次元積層化 技術	応用物理学会	3a-E-4 1997 秋

Authors	Title	Journal	Vol., [No] pp., Date
島谷民夫 平野圭一 小野泰三 栗野浩之 小柳光正	モンテカルロ専用 並列計算機による 極微細半導体 シミュレーション	応用物理学会	29a-L-3 1998 春
佐久間克幸 松本拓治 李康旭 宮川宣明 猪谷彦太郎 栗野浩之 小柳光正	接着剤注入法を用いた 新しい3次元積層化技術	応用物理学会	29a-N-2 1998 春
廣瀬明紀 松本拓治 桑名保宏 栗野浩之 小柳光正	ポリイミド光導波路を 用いたマルチ・チップ モジュールの試作(2)	応用物理学会	1998 春

Authors	Title	Journal	Vol., [No] pp., Date
吉田佳久 相原玲二 島谷民夫 黒石範彦 河田哲郎 宮川宣明 小柳光正	モンテカルロデバイス シミュレーション向け 並列プロセッサにおける 高速解法アルゴリズム	電子情報通信学会 信学技報	ICD94-114 pp.25-32 1994-09
島谷民夫 平野圭一 栗野浩之 小柳光正	極微細半導体素子の 特性解析のための モンテカルロ専用並列 計算機の開発及び 性能評価	電子情報通信学会 信学技報	VLD97-73, ED97-111, SDM97-132 ICD97-148 PP.105-112 1997-09
平野圭一 島谷民夫 小野泰三 河田哲郎 黒石範彦 山田想 宮川宣明 深瀬政秋 相原玲二 栗野浩之 小柳光正	モンテカルロ解析用 マイクロプロセッサ の設計と専用並列 計算機の開発	電子情報通信学会 信学技報	VLD97-129 ICD97-234 pp.47-54 1998-03
小柳光正	並列処理システム と共有DRAM	電子情報通信学会 信学技報	ICD98-34 FTS98-34 pp.51-58 1998-05

## 4. 成果報告

研究種目

科学研究費補助金 試験研究 (B) (1)

研究課題名

超高速光バスを有するモンテカルロ解析専用並列処理システムの試作

研究課題番号

06555103

### 1. 研究の背景

材料科学や電子素子技術が急速に進歩している現在、物質の反応や電子素子の特性を原子や電子の集団的振る舞いによって記述することはあまり正確とは言えなくなってきた。そのため、より基本的な原子間、原子-電子間、電子-電子間の物理現象に基づき、原子、電子の一個一個の動きを解析して、そこから巨視的な物質の反応過程や電子素子の特性を解明しようとする試みが盛んに行われている。分子動力学を用いた表面反応解析やモンテカルロ法による極微細電子素子の電気伝導機構の解明などがその例として挙げられる。特に極微細電子素子の電気伝導機構については、極微領域での電子の動きを計測する手段がないことからモンテカルロ計算より得られる結果がこのような電子の動きを知るための唯一の手段とも言える。しかしながら、モンテカルロ法は統計的手法を用いるために高精度の解を求めたり、極稀にしか起きない現象を解析する場合、膨大な計算時間を必要とする。例えば、21世紀初頭に登場する超大規模集積回路で使われるような極微細素子の基本的な電流-電圧特性をモンテカルロ法により計算しようすると、現在の高速のワークステーションを使ってもおよそ3年もの月日を要する。この問題を解決するために、研究代表者らはモンテカルロ解析専用の並列処理システムの開発を進めてきた。これまでの設計・解析結果から、この並列処理システムを使うと計算時間をおよそ2桁程度短縮する事ができることがわかっている。しかし、将来この並列処理システムを超大規模集積回路用の極微細素子の設計ハードウェア・ツールとして使うことを考えると、更に1桁以上計算時間を短縮する必要がある。そのためには、並列処理システムにおけるプロセッサ間のデータ転送速度を1~2桁以上上げることが求められている。

## 2. 目的

システムの高速化を計るために図1に示すような新しい並列処理システムを本研究で提案している。図から判るようにこの並列処理システムでは、データ的高速転送を行うため光バスを採用している。また、この光バスの性能を最大限引き出せるように、ネットワーク構成を2段リングバス形式とし、プロセッサを搭載したマルチチップモジュール（石英ガラス基板採用）を多層実装している。このような新しい構成をとることによって、現在のワークステーションよりも小さくかつ高性能な並列処理システムを構成できると考えられる。本研究で提案する並列処理システムについて添付文献[1][2]でさらに詳しく述べている。

なお、本研究は短期間であるためこのような高性能並列処理システムのための基礎技術開発を目的とした。この目的を達成するためには以下の4項目について開発・研究を行った。

1. 並列処理可能なモンテカルロ解析プログラム開発。
2. 並列モンテカルロシミュレーターを効率良く実行するプロセッサチップ開発。
3. プロセッサチップを光導波路基板に電氣的、機械的に接続するための実装技術研究。
4. 光信号を伝搬する光導波路及び、光信号を分配するマイクロミラー技術研究。

## 4. 研究成果

### 1. 並列処理可能なモンテカルロ解析プログラム開発。

モンテカルロ解析プログラムのフローチャートを図3に示す。図中、粒子の運動計算に最も計算時間を費やしている。粒子の運動は粒子ごとに独立に取り扱うことができるのでこの部分を並列化することは比較的容易である。この部分を並列化したフローチャートを図4に示す。このような並列化アルゴリズムを用いることで図5に示すような計算速度の計算機台数依存性があることがわかった。

この他、モンテカルロ解析プログラムのバンドモデルとして当初はマルチバンドモデルを採用していた。バンドモデルをマルチバンドからフルバンドモデルにする等、物理モデルの高度化を行った。

我々が開発したプログラム及び、それを使ったデバイス解析結果について添付文献[3]～[7]に詳しい。

### 2. 並列モンテカルロシミュレーターを効率良く実行するプロセッサチップ開発。

モンテカルロ解析専用の新しい並列処理システムで用いる専用マイクロプロセッ

サチップ (RISC チップ) を設計した。このチップを  $0.65\mu\text{m}$  のメタル 2 層 CMOS 技術を用いて実際に試作し、その基本動作を確認した。モンテカルロ解析専用の新しい RISC チップのサイズは  $14\times 14\text{mm}^2$  で約 70 万トランジスターを搭載している。このチップの特異な点は、高速にデータを転送するための専用通信インターフェース・ユニットを内蔵していることである。動作周波数は当初予想していた 40MHz よりも低くなったものの ( $\sim 20\text{MHz}$ )、採用した並列処理アーキテクチャ (リングバス・アーキテクチャ) がスケラビリティにすぐれているため、接続するプロセッサ数を 100 台以上にすると十分な性能を得られる見通しを得た。詳細は添付文献 [8] ~ [10] に示した。

### 3. 光信号を伝搬する光導波路及び、光信号を分配するマイクロミラー技術研究。

システムの基本動作を確認するために、上記 1 及び 2 項の研究ではバスとして通常の電気配線を使用した。システムのさらなる高性能化のためには電気配線を使ったバスでは不十分であると考えられる。

そのため電気配線の代わりに光導波路を使う光インターコネクションについて検討した。基礎実験として、ポリイミドから成る光導波路とマイクロミラーをつかって光により信号転送ができることを確認した。更に光導波路上に複数のマイクロミラーを並べることによりマルチファンアウトが可能となり十数段の光出力を得ることができた。以上の詳細は添付文献 [11] ~ [18] に示した。

### 4. プロセッサチップを光導波路基板に電氣的、機械的に接続するための実装技術研究。

図 2 に示したような光インターコネクションを実現するためには発光素子を CPU チップに電氣的、機械的に接続し、さらにその CPU チップを光導波路基板 (石英ガラス基板) に電氣的、機械的に接続する必要がある。電氣的接続はバンプを介して行う。CPU と発光素子の間は微細化が可能な Au/In バンプを用いて行い、CPU と光導波路基板間はバンプ高さが十分にとれる電気メッキによる銅バンプを用いることとした。Au/In バンプについて  $10\mu\text{m}$  径まで良い形状のバンプが形成でき、80 ヶのバンプチェーンの動作を確認できた。銅バンプについてもプリンティング法によりバンプ上面に導電性接着剤を塗布、張り付けることにより 1 バンプ当たり  $10\Omega$  の低抵抗を得ることができた。詳細は添付文献 [19] ~ [23] に示した。

上記 1 項及び、2 項については実用レベルの研究開発をほぼ終えることができた。3 及び 4 項について基礎的検討を修了させることができた。今後は、本研究で得られた基礎技術をもとに実用的な光バスを有する専用並列計算機システムの研究開発を引き続き行う所存である。




図1 2段リングバス方式の並列処理システム




図2 光バスを用いた多層実装並列処理システムの構造




図3 モンテカルロ解析フローチャート




図4 並列化したモンテカルロ解析フロー






図5 計算速度改善の台数依存性

添付文献

- 1) M.Koyanagi *et,al*. "New parallel processor system with optical interconnection specific for Monte Carlo analysis" Proc.Optoelectronic Interconnect III (1995) pp186-191
- 2) M.Koyanagi *et,al*. "Multi-Chip Module with Optical Interconnection for Parallel Processor System" Proc.of the 1998 IEEE International Solid-State Circuits Conference,29,(1998)
- 3) 吉田佳久、他 "モンテカルロデバイスシミュレーション向け並列プロセッサにおける高速解法アルゴリズム" 信学技報 ICD94-114 pp.25-32 (1994-09)
- 4) T.Shimatani *et,al* "New Monte Carlo Simulation for Polycrystalline Silicon Thin-Film Transistor" Tech.Dig.IEEE Int.Electron Devices Meeting,2400 pp.297-300 (1995)
- 5) T.Shimatani *et,al* "New Approach for Polycrystalline Silicon Thin-Film Transistor Simulation Based on Monte Carlo Method" Dig.Tech.1995 Int.Workshop on Active-Matrix Liquid-Crystal Displays,9 pp47-50 (1995)
- 6) T.Shimatani *et,al* "Investigation of Non-Equilibrium Carrier Transport in Sub-0.1  $\mu$  m MOSFET's Based on Monte Carlo Analysis" Extended Abst.1995 Int. Conf.on Solid State Devices and Materials,9 pp.330-332 (1995)
- 7) T.Shimatani *et,al* "Device Characteristic Variation in 0.01  $\mu$  m MOSFET Evaluated by Three-Dimensional Monte Carlo Simulation" Silicon Nanoelectronics Workshop pp.16-17 (1997)
- 8) 島谷民夫、他 "極微細半導体素子の特性解析のためのモンテカルロ専用並列計算機の開発及び性能評価" 信学技報 ICD97-148 pp105-112 (1997-09)
- 9) 平野圭一、他 "モンテカルロ解析用マイクロプロセッサの設計と専用並列計算機の開発" 信学技報 VLD97-129,ICD97-234 pp47-54 (1998-03)
- 10) 小柳光正 "並列処理システムと共有 DRAM" 信学技報 ICD98-34,FTS98-34(1998-05)
- 11) K.Miyake *et,al* "Fabrication and Evaluation of Three-Dimensional Optically Coupled Common Memory" Jpn.J.Appl Phys.Vol.34 Part 1,No,2B,pp.1246-1248 (1995)
- 12) T.Matsumoto *et,al* "Polyimide Optical Waveguide with Multi-Fan-Out for Multi-Chip Module Application" Jpn.J.Appl.Phys.Vol.36 Part 1,No,3B,pp.1903-1906 (1997)
- 13) T.Matsumoto *et,al* "Polyimide Optical Waveguide with Multi-Fan-Out for Multi-chip Module System" Proc.SPIE Int.Symp.on Optoelectronic,Microelectronic and Laser Technologies,3288 pp133-144 (1998)

- 14) T.Nagata *et,al* "Single Chip Integration of LED,Waveguide and Micromirrors"  
Extended Abst. 1994 Int.Conf.on Solid State Devices and Materials pp.90-92 (1994)
- 15) M.Koyanagi *et,al* "Test chip fabrication of 3D optically coupled common memory for  
parallel processing system" Proc.SPIE Int Symp on Optoelectronic,Microelectronic  
and Laser Technologies,vol.2400 pp8-15 (1995)
- 16) S.Yokoyama *et,al* "Optical interconnection on silicon LSI chips" Proc.SPIE Int Symp  
on Optoelectronic,Microelectronic and Laser Technologies,vol.2400 pp89-93 (1995)
- 17) T.Matsumoto *et,al* "Polymide Waveguide as Optical Interconnection for multi-Chip  
Module Application" Extended Abst. 1995 Int.Conf.on Solid State Devices and  
Materials pp.1037-1038 (1995)
- 18) Y.Noguchi *et,al* "Polymide Optical Waveguide with Multi-Fan-Out for Multi-Chip  
Module Application" Extended Abst. 1996 Int.Conf.on Solid State Devices and  
Materials pp.646-648 (1996)
- 19) T.Matsumoto *et,al* "Three-Dimensional Integration Technology Based on Wafer  
Bonding Technique Using Micro-Bumps" Extended Abst. 1995 Int.Conf.on Solid  
State Devices and Materials pp.1073-1074 (1995)
- 20) T.Matsumoto *et,al* "New Three-Dimensional Wafer Bonding Technology Using  
Adhesive Injection Method" Extended Abst. 1997 Int.Conf.on Solid State Devices  
and Materials pp.460-461 (1997)
- 21) H.Kurino *et,al* "Three-Dimensional Integration Technology for Real Time Micro-  
Vision System" Proc.of the Intern.Conf on Innovative Systems in Silicon,CD62(36)  
PP.203-212 (1997)
- 22) T.Matsumoto *et,al* "New Three-Dimensional Wafer Bonding Technology Using the  
Adhesive Injection Method" Jpn J Appl.Phys.Vol.37 Part 1,No.3B,pp.1217-1221  
(1998)
- 23) M.Koyanagi *et,al* "New Three-Dimensional Integration Technology for Future  
System-on-Silicon LSIs" IEEE International Workshop on Chip-Package Codesign  
CPD pp.96-103 (1998)

## 謝辞

本研究を遂行するにあたり多くの方のご支援を頂きました。導波路製作、バンプ製作のためにご協力を頂きました東北大学大学院 工学研究科 江刺正喜教授に心より感謝致します。東北大学ベンチャー・ビジネス・ラボラトリー開設後、本研究の実験は同施設を利用して行われました。東北大学ベンチャー・ビジネス・ラボラトリーの設立関係者、日頃の施設維持を担当する東北大学稲村技官及び、ポスドクの人々に感謝致します。

プロセッサ・チップの開発にあたり御尽力頂いた富士ゼロックス（株）河田哲朗氏、山田想氏、黒石範彦氏、3次元アライメント装置の製作、改良に御尽力いただいた三菱重工（株）の猪谷彦太郎氏、市来崎哲雄氏に感謝します。

プロセス開発を行った学生の松本拓治君、川人哲君、工藤義治君、福田和博君、廣瀬明紀君、佐久間克幸君及び、日立化成（株）客員研究員の桑名保宏氏に感謝します。またモンテカルロプログラム開発を行った学生の島谷民夫君、チップの評価、修正を行った平野圭一君、小野泰三君の協力を感謝します。

本報告書収録の学術雑誌等発表論文は本ファイルに登録しておりません。なお、このうち東北大学在籍の研究者の論文で、かつ、出版社等から著作権の許諾が得られた論文は、個別に **TOUR** に登録しております。